Processor Architecture

MIPS (Microprocessor without Interlocked Pipeline Stages)

 

logic design basics

CPU 성능 요인:
- 명령어 개수 (IC): ISA와 컴파일러에 따라 결정된다.
- CPI, Cycle time: CPU 아키텍처에 따라 결정된다.

컴퓨터는 이진 시스템으로, 0은 낮은 전압을 나타내고, 1은 높은 전압을 나타낸다. 한 비트당 하나의 전선이 필요하다. (32비트 아키텍처라면 32개의 전선이 필요하다.)


조합 회로(Combinational element): 데이터 연산을 수행하며, 입력을 받아 출력을 생성한다.

순차 회로(State sequential elements): 데이터를 저장하며, 입력값과 이전에 저장된 상태를 사용하여 출력을 생성한다.

---

간단한 명령어 실행 단계:

1. 프로그램 카운터(PC)가 명령어의 위치를 가리킨다. 명령어 메모리(IM)에 접근하여 명령어를 가져온다.

2. 레지스터 번호를 사용하여 레지스터 파일에 접근하고 레지스터 값을 읽어온다. (주소가 아닌 레지스터 번호이다.)

3. ALU를 사용하는 경우:
   - 산술 결과 계산 (덧셈 등)
   - 로드/스토어를 위한 메모리 주소 계산 (lw, sw 등)
   - 분기 타겟 주소 계산 (beq 등)

4. 로드/스토어 시, 데이터 메모리(DM)에 접근한다. (lw, sw 등)

---

참고: 명령어 메모리(IM)과 데이터 메모리(DM)은 1차 캐시에 저장된다. IM에는 명령어가, DM에는 데이터가 저장된다.

PC -> IM -> 레지스터 파일 -> ALU -> 데이터 메모리

이 5개의 모듈이 1 사이클을 형성한다. 이를 'Long Single Cycle'이라고 한다.

명령어 메모리(IM)과 데이터 메모리(DM)을 나누는 것을 '하버드 아키텍처'라고 한다.